NEDO 若手研究グラント平成23年度採択テーマから産学連携のための研究紹介

　CMOS半導体集積回路技術は、現在の我々の生活を支える基盤技術となっています。今後さらなる発展を実現するために、従来の回路設計技術では実現することができなかった超低電力動作を実現するための開拓研究を行っています。これまでとは異なる応用分野、特にセンサネットデバイス向け集積回路技術革新、さらにヒトを意識したライフアシスト・ライフログアプリケーション開拓を目指して研究を推進しています。

　MOSトランジスタのサブスレッショルド特性（弱反転特性）は、ナノアンペアオーダーの微小電流で動作します。微小電流で動作するため、様々な信号処理を超低電力で実現することができます。これまで、アナログ要素回路として、ナノアンペアオーダーの微小電流で動作する電流源回路、電圧源回路などの基盤要素回路を開発してきました。これらの基盤要素回路を用いてナノアンペアオーダーの微小電流で回路システムを動作させる際の問題点として、動作速度が劣化する問題があります。
　この問題を解決するために、適応バイアス技術を用いた超低電力かつ高速コンパレータの開発を行いました。適応バイアス技術とは、待機時には微小電流で動作させ、動作時に大電流を適応的に生成する回路技術です。コンパレータは、2つの入力電圧を比較し、その比較結果に応じて0もしくは1の論理値を出力する要素回路です。コンパレータがナノアンペアオーダーの微小電流で動作している場合、0もしくは1を出力するための過渡的な応答時間が長くなります。応答時間が長くなると、信号処理に要する時間が長くなることを意味しますし、また不要な消費電力の増加を招く原因になります。そこで、コンパレータの応答時間を、低電力を維持しつつ高速化する回路技術を開発しました。

　0.35-µm CMOSプロセスを用いた提案回路を下図（左）に示します。またチップ写真を下図（右）に示します。バイアス電流を10nAとして、提案回路と従来回路（2ステージコンパレータ）の性能評価を行いました。従来回路は、1 kHzの入力信号に対して、消費電流28.5nA、パルスデューティ比37%でした。これに対して、適応バイアス技術を用いた提案回路は、消費電流29.5nA、パルスデューティ比50%でした。どちらも同等の消費電流ですが、従来回路のパルスデューティ比が大幅に劣化していることがわかります。これに対して、提案回路は同等の電流量で、信号のデューティ比の劣化を生じることなく動作することがわかります。これは、電流利用効率が大幅に改善されることを意味します。10nAの微小電流でコンパレータをバイアスしたとき、提案回路と従来回路の最大動作周波数は40kHz、5kHzであり、また待機電流は18.9nA、31.7nAでした。提案回路は、高速に動作可能であり、また低速動作時にはその消費電流を大幅に削減することができます。

【図の説明】適応バイアス技術を用いたコンパレータ回路とそのチップ写真。

（１）

ナノアンペアの微小電流で動作するため、超低電力で回路システムを構成することができます。

（２）

ナノアンペア電流動作時に問題となる、応答速度の劣化を適応バイアス技術により高速化することができます。この技術を用いることにより、動作性能指標に対して、低電力で性能指標を満足することができます。

１）特願2011－209587、出願日2011年9月26日

　超低電力集積回路技術は、未開拓の技術分野です。次世代アプリケーションとして期待されているセンサネットデバイス用途やライフログ・アシスト向け医療応用に適した長期連続動作を実現可能な基盤技術創生を目指して研究を推進しています。